Intel completa chips Core de 12ª geração para notebooks com as séries P e UNvidia desiste de comprar Arm em negócio que custaria US$ 40 bilhões
Talvez você já tenha usado chiplets e nem sabe. O conceito está presente em processadores AMD Ryzen, por exemplo. A tendência é a de que a ideia seja amplamente adotada pela indústria de semicondutores nos próximos anos, tanto que a necessidade de padronização logo ficou evidente.
O que é chiplet?
Frequentemente, pensamos em um processador como um componente monolítico, ou seja, que tem uma estrutura definida dentro de um único encapsulamento. Esse pensamento não está incorreto, mas pode ser limitado para os padrões atuais, que admitem que um processador seja formado por mais de um módulo, por assim dizer, dentro do mesmo chip. Pois bem, um chiplet é o nome que se dá a cada um desses módulos. Pode-se ter chiplets para os núcleos de CPU e outros para os núcleos de GPU, por exemplo. É como se vários chips menores — os chiplets — fossem reunidos para forçar um chip maior. Essa abordagem tem numerosas vantagens. Uma é a redução do desperdício. Em um projeto monolítico, pequenos defeitos durante a fabricação podem fazer o chip ser descartado; em um chip com chiplets, somente o módulo defeituoso teria que ser desprezado, não a unidade toda. Outra vantagem, talvez a mais relevante, está na maior facilidade de tecnologias diferentes serem combinadas em um único chip. Prova disso está na proposta que a Intel está desenvolvendo para permitir que clientes que precisam de chips feitos sob medida combinem, em uma única unidade, núcleos x86 com núcleos Arm e/ou RISC-V.
Por que o UCIe foi criado?
De nada adianta o chip ser formado por dois ou mais chiplets e estes não terem uma comunicação eficiente entre si. O UCIe foi idealizado justamente para que a indústria crie e adote um padrão de interconexão entre esses componentes. Isso é importante porque chiplets de diferentes fabricantes podem ser combinados em um único chip. A padronização reduz enormemente o risco de problemas na comunicação entre eles e facilita a definição de parâmetros de otimização. Não é por acaso que, além de Intel, AMD e Arm, o consórcio conta com a participação de companhias como Qualcomm, Samsung, TSMC e Ase Group. Google, Microsoft e Meta (Facebook) também estão presentes. Não estranhe: as três companhias não atuam diretamente no mercado de semicondutores, mas desenvolvem chips próprios para aplicação em datacenters ou em sistemas de inteligência artificial, por exemplo.
O UCIe 1.0
No anúncio oficial, o consórcio apresentou as especificações do UCIe 1.0. As definições dessa versão abrangem, sobretudo, a camada física da comunicação, isto é, os parâmetros de sinalização elétrica que os chiplets devem seguir para “conversarem” entre si. Só para dar um exemplo, as tais especificações englobam padrões para dois tipos de encapsulamento: o mais simples determina que os chiplets se comuniquem por meio de 16 vias de dados e até 25 mm de espaço entre si; o mais avançado se baseia em 64 pistas e espaçamento de 2 mm. Na camada de protocolo, o UCIe 1.0 trabalha com os padrões PCI Express e Compute Express Link, mas os fabricantes que tiverem acesso a tecnologias mais avançadas — como a AMD com o Infinity Fabric — poderão utilizá-las e, mesmo assim, manter a conformidade com o especificação. Como a numeração de versão sugere, este é só o começo. O UCIe continuará sendo desenvolvido para, entre outros atributos, dar mais abertura a chips 3D (com componentes “empilhados”).
